

# PATENT ABSTRACTS OF JAPAN

(11) Publication number : 11-074458

(43) Date of publication of application : 16.03.1999

(51) Int.CI. H01L 27/04  
H01L 21/822

(21) Application number : 09-233456 (71) Applicant : NEC CORP



(22) Date of filing : 29.08.1997 (72) Inventor : OOTO KOICHI

## (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREFOR

### (57) Abstract:

**PROBLEM TO BE SOLVED:** To provide a semiconductor device having at least one or more of a capacitor with a Ta<sub>2</sub>O<sub>5</sub> film or the like for the dielectric film containing oxygen as a constituent element, in which a TiN film is deposited on the dielectric film for an electrode of the capacitor, wherein chemical reactions between the Ta<sub>2</sub>O<sub>5</sub> film or the like and the TiN film at their interface are prevented during the film deposition process, and which has good step coverage of the electrode film, and a method of the film deposition therefor.

**SOLUTION:** In preparing a capacitor having a Ta<sub>2</sub>O<sub>5</sub> film or the like for the dielectric film containing oxygen as one of its constituent elements for the capacitor on a silicon substrate 1, a TiON film T is deposited on the dielectric film by means of a CVD method using TiCl<sub>4</sub>, NH<sub>3</sub>, and an oxygen-containing gas for the source gas, and subsequently a TiN film 8 is deposited by means of a CVD method using TiCl<sub>4</sub> and NH<sub>3</sub> for the source gas.



### LEGAL STATUS

[Date of request for examination] 29.08.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3082840

[Date of registration] 30.06.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-74458

(43)公開日 平成11年(1999)3月16日

(51)Int.Cl.<sup>6</sup>

H 0 1 L 27/04  
21/822

識別記号

F I

H 0 1 L 27/04

C

審査請求 有 請求項の数6 O L (全4頁)

(21)出願番号 特願平9-233456

(22)出願日 平成9年(1997)8月29日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大音 光市

東京都港区芝五丁目7番1号 日本電気株  
式会社内


(74)代理人 弁理士 後藤 洋介 (外1名)

(54)【発明の名称】 半導体装置及びその製造方法


(57)【要約】

【課題】 TiCl<sub>4</sub> 及びNH<sub>3</sub> を用いたCVD法により、構成元素としてOを含む誘電体製のキャパシタのTa<sub>2</sub>O<sub>5</sub> 等の電極にTiNを成膜する際、Ta<sub>2</sub>O<sub>5</sub> 等とTiNとの界面での反応を防ぐために、ステップカバーリッジの優れた成膜方法を提供する。

【解決手段】 シリコン基板1上にキャパシタを形成するとき、構成元素としてOを含む誘電体製のキャパシタのTa<sub>2</sub>O<sub>5</sub> 等の電極に、まず、原料ガスとしてTiCl<sub>4</sub> 及びNH<sub>3</sub> を、構成元素としてOを含むガスをそれぞれ用いたCVD法によりTiON<sub>7</sub> を成膜する。次に、TiON<sub>7</sub> 上に、原料ガスとしてTiCl<sub>4</sub> 及びNH<sub>3</sub> を用いたCVD法によりTiN<sub>8</sub> を成膜する。



(a)



(b)

## 【特許請求の範囲】

【請求項1】構成元素としてOを含む誘電体製のキャバシタの電極に、原料ガスとしてTiC<sub>14</sub>及びNH<sub>3</sub>を、構成元素としてOを含むガスをそれぞれ用いたCVD法により成膜したTiON膜と、原料ガスとしてTiC<sub>14</sub>及びNH<sub>3</sub>を用いたCVD法により成膜したTiN膜とを、二層構造として用いることを特徴とする半導体装置の製造方法。

【請求項2】前記電極の材料としてTa<sub>2</sub>O<sub>5</sub>を用いることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】前記構成元素としてOを含むガスとして、H<sub>2</sub>O、O<sub>2</sub>又はN<sub>2</sub>Oを用いることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】請求項1記載の半導体装置の製造方法において、前記TiON膜に代えて、TiC<sub>14</sub>と構成元素としてOを含むガスとの反応により生成されるTiO<sub>2</sub>膜を成膜することを特徴とする半導体装置の製造方法。

【請求項5】構成元素としてOを含む誘電体製のキャバシタの電極に、原料ガスとしてTiC<sub>14</sub>及びNH<sub>3</sub>を、構成元素としてOを含むガスをそれぞれ用いたCVD法によりTiON膜と、原料ガスとしてTiC<sub>14</sub>及びNH<sub>3</sub>を用いたCVD法によりTiN膜とを、二層構造で成膜するために、成膜室内に原料ガスとしてTiC<sub>14</sub>及びNH<sub>3</sub>を、構成元素としてOを含むガスをそれぞれ供給できることを特徴とする半導体装置。

【請求項6】前記構成元素としてOを含むガスとして、H<sub>2</sub>O、O<sub>2</sub>又はN<sub>2</sub>Oを用いることを特徴とする請求項5記載の半導体装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法において、キャバシタの電極をTiC<sub>14</sub>とNH<sub>3</sub>を用いたCVD-TiNで形成することに関するものである。

## 【0002】

【従来の技術】デバイスの微細化及び高集積化に伴い、デバイスの横方向の設計サイズは縮小化が進む。しかし、キャバシタのサイズを縮小化すると、蓄積電荷容量Qは $Q = \epsilon_0 \cdot \epsilon \cdot s / t$  ( $\epsilon_0$ : 真空透磁率、 $\epsilon$ : 透磁率、t: 電極間距離、s: 電極面積) で表わされるように、面積の縮小化とともに容量が減少する。このため、デバイスの動作に必要な容量を確保するために、従来のプレート型と呼ばれる二次元的な構造から、三次元的な立体構造にして表面積を増加し、容量を確保してきた。しかし、デバイスの縮小化がさらに進むと、表面積の増加のみでは容量の確保が難しくなってきており、また、構造の複雑化はその後の、層間膜の平坦化等にも悪影響を及ぼす。そこで、これに変わる解決方法として、従来

電極間材料として用いられてきた窒化膜よりも高い誘電率を有する強誘電体材料を用いたキャバシタ形成技術が近年研究されてきている。

【0003】強誘電体材料の代表例としては、図3に示すように、Ta<sub>2</sub>O<sub>5</sub>を用いたキャバシタ形成技術を挙げることができる。シリコン基板1上に層間絶縁膜2を堆積し、リソグラフィによるレジストパターン形成後、ドライエッティングにより拡散層領域上にキャバシタ用コンタクト孔3を形成する。レジスト剥離後、CVD法によりリンをドープしたポリシリコン4を成膜し、リソグラフィとドライエッティングによりコンタクトプラグと下部電極を形成する。この場合、上部電極材料としてはTiN6が用いられている。従来、このTiN成膜方法としては反応性スパッタ法が広く用いられてきた。しかし、スパッタ法はステップカバレッジに乏しく、また、スパッタ粒子に対して影になる部分では、シャドーリング効果と呼ばれる現象が起こり、TiNの成膜ができないなどの問題を有する。そこで、スパッタ法にかわるTiN成膜方法として、カバレッジが優れ全面成膜が可能なCVD法によるTiN成膜が検討されている。

## 【0004】

【発明が解決しようとする課題】代表的なCVDによるTiN成膜方法としては、TiC<sub>14</sub>とNH<sub>3</sub>を用いたLPCVD法が広く検討されている。スパッタ法とこのLPCVD法を比較すると、例えば、これらの技術を用いて、コンタクトのバリヤメタルに形成した場合、アスペクト比5のコンタクトでもLPCVD法ならば100%のカバレッジを得ることができる。これに対しスパッタ法では10%以下のカバレッジしか得られない。また、LPCVD法は表面反応律速で成膜が進むため、パターン形状によらない全面成膜が可能である。

【0005】しかし、TiC<sub>14</sub>とNH<sub>3</sub>を用いて成膜したTiNをTa<sub>2</sub>O<sub>5</sub>の上部電極に用いた場合、TiN膜中の残留C1やTiN膜自身とTa<sub>2</sub>O<sub>5</sub>が反応することにより、容量が減少したり、耐圧が劣化するなど特性の劣化につながるという問題が生じる。この問題については、Myoung-Bum Lee, Hyeon-Deok Lee, Byung-Lyul Park, U-In Chung, Young-Bum Koh and Moon-Yong Lee, International Electron Devices Meeting Technical Digest 1996, IEEE, pp. 683-686に記載されている。

【0006】前述の問題を解決するためには、Ta<sub>2</sub>O<sub>5</sub>とTiNの界面での反応を防ぐことが重要となってくる。しかし、TiとO、C1又はNの結合エネルギーを比較するとTi-O > Ti-C1 > Ti-Nの順序となり、TiはOと最も容易に結合しやすい。このため、TiNの結合が切れている最表面部では特に酸化が起こり

やすく、酸化物である  $Ta_2O_5$  と界面で容易に反応が起こってしまう。

【0007】本発明の目的は、半導体装置の製造方法において、 $TiCl_4$  及び  $NH_3$  を用いた CVD 法により、構成元素として O を含む誘電体製のキャバシタの  $Ta_2O_5$  等の電極に  $TiN$  を成膜する際、 $Ta_2O_5$  等と  $TiN$  の界面での反応を防ぐために、ステップカバレッジの優れた成膜方法を提供することである。

#### 【0008】


【課題を解決するための手段】本発明は、前記課題を解決するため、次の手段を採用する。

【0009】(1) 構成元素として O を含む誘電体製のキャバシタの電極に、原料ガスとして  $TiCl_4$  及び  $NH_3$  を、構成元素として O を含むガスをそれぞれ用いた CVD 法により成膜した  $TiON$  膜と、原料ガスとして  $TiCl_4$  及び  $NH_3$  を用いた CVD 法により成膜した  $TiN$  膜とを、二層構造として用いる半導体装置の製造方法。

【0010】(2) 前記電極の材料として  $Ta_2O_5$  を用いる前記(1)記載の半導体装置の製造方法。

【0011】(3) 前記構成元素として O を含むガスとして、 $H_2O$ 、 $O_2$  又は  $N_2O$  を用いる前記(1)記載の半導体装置の製造方法。

【0012】(4) 前記(1)記載の半導体装置の製造方法において、前記  $TiON$  膜に代えて、 $TiCl_4$  と構成元素として O を含むガスとの反応により生成される  $TiO_2$  膜を成膜する半導体装置の製造方法。



#### 【0017】

【発明の実施の形態】本発明の実施の形態については実施例の項で詳細に説明する。

#### 【0018】

【実施例】以下に本発明の第1実施例を説明する。まず、図1(a)に示したように、シリコン基板1上に層間絶縁膜2を1.0  $\mu m$  堆積し、リソグラフィによるレジストパターン形成後、ドライエッチングにより拡散層領域上に直径0.3  $\mu m$  のキャバシタ用コンタクト孔3を形成する。レジスト剥離後、CVD法によりリンをドープしたポリシリコン4を成膜し、リソグラフィとドライエッチングによりコンタクトプラグと下部電極を形成する。次に図1(b)に示したように、 $Ta_2O_5$  5を30nm成膜する。その後  $TiN8/TiON7$  積層膜を成膜する。 $TiN8/TiON7$  成膜方法は、LPCVD装置を用いて連続成膜を行なった。まず始めに成膜温度650°C、成膜圧力20 Torr、 $TiCl_4 = 40\text{ sccm}$ 、 $NH_3 = 60\text{ sccm}$ 、 $H_2O = 0.5\text{ sccm}$  の条件で  $TiON$  を10nm成膜する。次に、同一成膜室内において、同一成膜温度、圧力で、ガス流量を  $TiCl_4 = 40\text{ sccm}$ 、 $NH_3 = 60\text{ sccm}$  と

【0013】(5) 構成元素として O を含む誘電体製のキャバシタの電極に、原料ガスとして  $TiCl_4$  及び  $NH_3$  を、構成元素として O を含むガスをそれぞれ用いた CVD 法により  $TiON$  膜と、原料ガスとして  $TiCl_4$  及び  $NH_3$  を用いた CVD 法により  $TiN$  膜とを、二層構造に成膜するために、成膜室内に原料ガスとして  $TiCl_4$  及び  $NH_3$  を、構成元素として O を含むガスをそれぞれ供給できる半導体装置。

【0014】(6) 前記構成元素として O を含むガスとして、 $H_2O$ 、 $O_2$  又は  $N_2O$  を用いる前記(5)記載の半導体装置。

#### 【0015】

【作用】 $TiCl_4$  と  $NH_3$  が反応する場合、その反応式は式1に示すとおりとなり、通常600°C以上の成膜温度が必要とされる。これに対し  $TiCl_4$  と  $H_2O$  は常温でも容易に反応が起り、式2に示すように  $TiO_2$  と  $HC1$  が形成される。従って、 $TiN$  成膜の際、微小量の  $H_2O$  を添加することにより、容易に  $TiON$  膜が形成される。このようにして  $Ta_2O_5$  と  $TiN$  の界面にあらかじめ O を含んだ  $TiON$  膜を成膜することで、 $Ta_2O_5$  膜と  $TiN$  膜を防ぐことができ、 $Ta_2O_5$  膜の還元を抑制できる。また、 $H_2O$  を添加することで、 $TiCl_4$  の分解反応が進むため、 $TiON$  膜中の残留 C1 濃度は通常の  $TiN$  膜より少くなり、残留 C1 による影響も抑制することができる。

#### 【0016】

し、 $TiN$  を40nm成膜する。さらにこの場合、同一成膜室内において、 $NH_3 = 3000\text{ sccm}$  の条件で30秒間アニールを行ない、 $TiN$  膜中の C1 の脱離を促した。次にリソグラフィによるレジストパターン形成後、 $TiN/TiON/Ta_2O_5$  をドライエッチングで加工し、キャバシタを形成した。

【0019】次に、下部電極にも  $TiN$  を用いた本発明の第2実施例を説明する。図2に示したように、キャバシタ用コンタクト孔を開口後、コンタクト抵抗低減のため、CVD法により  $TiSi_2$  9をキャバシタ用コンタクト孔の底部に成膜する。その後、 $TiON7/TiN8$  を成膜する。この場合は、まず始めに  $TiN8$  を20nm成膜し、その上に  $TiON7$  を10nm成膜する。成膜方法は、第1実施例と同様である。その次に、リソグラフィとドライエッチングによりキャバシタの下部電極を形成する。さらにその上に  $Ta_2O_5$  5を30nm成膜し、再度  $TiN8/TiON7$  を成膜する。成膜方法及び膜厚は第1実施例と同じで、それから、リソグラフィとドライエッチングにより、 $TiN/TiON/Ta_2O_5$  のエッチングを行なった。

【0020】ここでは O を含む誘導体材料を  $Ta_2O_5$

したが、その他の誘電体材料として  $\text{BaTiO}_3$  、  $\text{SrTiO}_3$  、  $\text{PbZrTiO}_3$  又は  $\text{SrBi}_2\text{Ta}_2\text{O}_9$ などを用いることもできる。また、同様にここでは構成元素としてOを含む  $\text{TiON}$  成膜ガスとして  $\text{H}_2\text{O}$  を用いたが、代わりに  $\text{O}_2$  や  $\text{N}_2\text{O}$ などを用いることもできる。

【0021】さらに、  $\text{TiON}$  膜に代えて、  $\text{TiCl}_4$  と構成元素としてOを含むガスとの反応により生成される  $\text{TiO}_2$  膜を用いることもできる。

【0022】

【発明の効果】本発明の半導体装置の製造方法によれば、  $\text{Ta}_2\text{O}_5$  等の上部電極として  $\text{TiCl}_4$  と  $\text{NH}_3$  を用いたCVD方法により  $\text{TiN}$  を成膜する際、  $\text{Ta}_2\text{O}_5$  等と  $\text{TiN}$  との界面での反応のないステップカバレッジの優れた  $\text{TiN}$  を成膜することができる。

【図面の簡単な説明】

【図1】本発明の第1実施例の半導体装置の製造方法の断面図であり、(a)は第1工程、(b)は第2工程を、それぞれ示す。


【図2】本発明の第2実施例の半導体装置の製造方法の断面図である。

【図3】従来の半導体装置の製造方法の断面図である。

【符号の説明】


- |   |                         |
|---|-------------------------|
| 1 | シリコン基板                  |
| 2 | 絶縁膜層                    |
| 3 | コンタクト孔                  |
| 4 | リンをドープしたポリシリコン          |
| 5 | $\text{Ta}_2\text{O}_5$ |
| 6 | $\text{TiN}$            |
| 7 | $\text{TiON}$           |
| 8 | $\text{TiN}$            |
| 9 | $\text{TiSi}_2$         |

【図1】




(a)

【図2】



【図3】



(b)

